动态逻辑电路概述 在前面，我们学习的都是使用CMOS搭建的静态逻辑电路，不含任何人为加入的电容等储能元件。 何为静态逻辑，何为动态逻辑？ 静态逻辑门： 所有逻辑电平都是稳定的静态工作点，所有的输出电压都是由输入电压的改变经过一定延时后确定的。只要电源电压存在，输入信号不发生变化，输出电压会永远保持。 输出电压不需要刷新。需要的晶体管数量多，延时大。 动态逻辑门： 逻辑电平不是稳定的静态工